인텔은 초기 물량부족 문제가 데이터센터의 수량때문이라고 밝혔지만 장기간의 재고부족 문제와 해명요청에도 침묵중인 상태입니다.
추측하기로는 2년사이에 동일한 웨이퍼 늘어난 코어 늘어난 사이즈로 인하여 총생산량이 감소한것으로 보입니다.
다만 우리가 상상하는 이상의 무언가의 이유가 있을것이라고 보입니다.
현재로서 늦으면 올해말까지 재고부족 증상이 지속될것으로 보입니다.
인텔은 초기 물량부족 문제가 데이터센터의 수량때문이라고 밝혔지만 장기간의 재고부족 문제와 해명요청에도 침묵중인 상태입니다.
추측하기로는 2년사이에 동일한 웨이퍼 늘어난 코어 늘어난 사이즈로 인하여 총생산량이 감소한것으로 보입니다.
다만 우리가 상상하는 이상의 무언가의 이유가 있을것이라고 보입니다.
현재로서 늦으면 올해말까지 재고부족 증상이 지속될것으로 보입니다.
오히려 웨이퍼를 ai에 돌렸을수도 ㅎㅎ
현재 가성비 면에서 AMD에게 밀리는 만큼 공급이 정상이면 그게 그대로 시장에 반영되겠지만,
물량부족이 되면 그만큼 공급 부족으로 인한 희귀성으로 가치가 증가하면서 가격을 낮춰가며 경쟁할 필요가 없으니
가격대는 유지하면서 동시에 손실을 최소화 할 수 있게 됩니다.
뭐 본문과 같은 이유로 인해 생산량 자체가 부족하게 된 1차적 원인은 있겠지만,
인텔이 공정 안정화 외에 다수 라인 증설 등의 적극적인 물량 부족 해소는 굳이 하지 않는것이죠.
AMD가 더 거세게 치고나오는 상황까지 가지 않으면 아마 공정 안정화 될 때 까지 이대로 최대한 버틸겁니다.
거기에 14nm 물량을 막 확대할 수도 없구...
원래는 즌작에 더 미세공정으로 이행했어야하는데 그러질 못해서...
14나노에 6코어이상 설계 적용 - 다이사이즈 증가 - 공급문제 발생
이런것같다고 추정하더군요.
이번 인텔 10세대 제품만하더라듀 10나노나 14나노 4c 모델들은 잘만 나오는데 6c가 대폭 지연중....
뭐만 하면 보안 문제...
https://www.sedaily.com/NewsVIew/1VKGC0EAYA
삼성이 인텔꺼 해준다 이야기 있던데 어떻게 될지 모르겠네요...
인텔 CPU 물량이 제깍제깍 나와야 국내 반도체나 경기도 그래도 작년보단 좋아질텐데..
근데 꼭 생긴게 과거 발열로 유명했던 빅2개 한다이에 넣은 모습이라'ㅁ';;;
코어가 늘어나면서 칩 다이 사이즈가 같이 커지는데, 다이 사이즈가 커질수록 수율이 나빠지게 됩니다. (불량률도 많이 올라가고, 웨이퍼에서 잘라낼 때 짜투리로 버리는 양도 많아지게 되죠)
거기에 14나노 공정에서 벗어나질 못하고 있으니, 기존엔 덜 미세 공정에서 만들던 칩셋들도 점차 14나노 공정으로 들어오고 있는 상태입니다. (작년인가에 메인보드 칩셋이 14나노로 들어왔다가 14나노 공장 부족으로 물건이 제대로 못 나오다가 다시 이전 공정으로 돌아갔지요.)
거기에 결정적으로 인텔이 집적도가 매우 낮은 편입니다. 동일 공정에서도 같은 면적에 TR을 많이 못 넣고 있습니다.
https://en.wikipedia.org/wiki/Transistor_count
에서 보시면 동 세대 기준 인텔 칩셋은 애플같은 데의 CPU보다 집적도가 매우 떨어지는 걸 알 수 있습니다.
(2015년에 나온 인텔 i7이 14나노 공정에서 133제곱미터 다이에 1.9G개 TR이 들어갔는데, 동년도 애플 A9은 96제곱미터 다이에 2G개 TR이 들어가 있습니다. 애플은 SOC니까 다르다 쳐 줘도 AMD를 보면, 2017년에 나온 ryzen이 213제곱미터 다이에 4.8G개 TR이 들어가 있으니 인텔보다 집적도가 훨 높지요.)
집적도를 높이지 않는 건 발열 문제 때문이 아닐까 싶긴 한데, 비슷한 성능(?)인 AMD한테도 뒤진다는 건 변명의 여지가 별로 없어 보입니다.
인텔은 14나노 공정에서 아직 머물러 있으면서 코어 수가 늘어났으니 다이 사이즈는 계속 커졌을 테고, AMD는 모듈식 구조로 다이 사이즈를 줄이면서 공정 미세화까지 했기 때문에 최신 모델은 7나노 공정에서 74제곱미터 다이에 3.9G개 TR을 넣고 이를 모듈식으로 여러 개를 연결해 코어를 늘리는 방식을 이용하고 있습니다.
결국 요약하자면
단순히 공정만 뒤쳐진 게 아니라, 집적도까지 뒤쳐졌고, 거기에 AMD가 코어수로 경쟁을 시작해서 인텔은 현재 생각보다 여러 모로 궁지에 몰려있는 것으로 보이고 있습니다.
데이터센터용 PCIe Gen4장비 터지기 시작하면 제온 사망각
인텔이 초반에 Gen4는 거르는 테크다 라고 입방정 떨때 알아봤어야 ㅋㅋㅋ
지금 인텔을 이렇게 만든겁니다.
미세 공정 전환 + 새로운 설계 시피유
출시되기 전까지 인텔은 답이 없는데,
또 문제는 새로운 설계 시피유가
얼마나 잘 나오느냐 하는 문제까지.
예를 들어 웨이퍼 한장에 칩이 2개(반달 면적...) 나온다고 가정한다면
웨이퍼당 불량 포인트가 1개 나오는 경우, 웨이퍼당 칩 수율은 50%가 되는데
웨이퍼 한장에 칩이 한개(웨이퍼 통칩...)인 경우 마찬가지로
웨이퍼당 불량 포인트가 1개면 수율이 계산상 0%가 되죠.
코어가 기존 4개에서 2배 불어서(코어 8개) 다이 면적이 약 2배가 됐다고 하면
불량으로 코어 하나가 죽은 경우 통째로 못쓰는 것 까진 아니고
한 2개 죽이고 6코어나 더 죽이고 4코어로 내놓으면 되긴 하지만
그렇게 코어 하나씩 죽어있으면 8코어 생산 수율은 매우 낮을 수 밖에 없죠.
인텔 입장에선 미세공정 도입도 요원한데
다중코어 전략 울며 겨자먹기로 따라가려다
수율이 떨어져버리는 또 다른 난리가 나버린거군요
die만 보면, AMD는 74mm2 짜리 CCD를 Ryzen부터 Threadripper, Epyc 까지 모두 활용하고 있습니다. 가운데 IO 칩만 바꿔가면서요. (CCD 하나가 최대 8코어로, Ryzen은 16코어까지, EPYC이나 Threadripper는 64코어까지 가능하죠)
반면 인텔은 빅 원칩 구조로 최대 28core까지 가능했습니다. (이 때 die size가 무려 698mm2 정도니...) 코어수로 밀리니 이걸 두 개 붙여서 56core까지 만들어냈지요.
현재로서 단가 싸움으론 인텔이 경쟁이 안 될 수 밖에 없어 보입니다.
다만 AMD는 CCD를 넘어갈 때에 성능 저하가 발생할 수 밖에 없는 구조인데, 이것도 세대가 올라가면서 상대적으로 이슈가 덜 되는 분위기로 보이긴 합니다. (만 분명 xeon 대비 성능 저하는 있을 것 같습니다. 이걸 엄청난 코어수로 밀어붙이는게 아닌가 싶습니다. 게다가 이미 기존에도 NUMA 구조 관련 최적화들이 있었기 때문에 이를 응용하면 경우에 따라 큰 문제가 없을 수도 있을 테구요.)
여하튼 AMD가 64비트때의 변화에 이어 또한번 큰 변화를 이끌어낸게 아닌가 라는 생각을 하게 되네요.